基于芯片设计流程和应用设计流程的片上网络编码优化方法

本发明公开了一种基于芯片设计流程和应用设计流程的片上网络编码优化方法，包括下述步骤：S1、利用网络编码优化设计片上网络，根据多核芯片复杂组播行为的网络性能要求，以支持片上网络基本组件的方式，计算出各核心的物理位置，以最小的硬件和能力消耗满足多核芯片间的通信性能要求；S2、在现有芯片的互连体系结构中，将复杂网络通信拓扑结构进行分解。本发明利用信息流的方法对多组播拓扑进行分解，解决目标函数的稀疏优化问题，实现多组播网络在片上网络现有的拓扑结构总的性能优化,为片上网络的设计提供新的方法和思路，对于提高片上网络和众核芯片的性能、降低功耗具有重要的理论和实践意义。
广东工业大学